| 김선민 교수 연구팀, 삼진법 회로 설계 연구 Nanoscale Advances (IF 4.6) 게재 | |||||
| 작성자 | 관리자 | 작성일 | 2025-06-11 | 조회수 | 442 |
|---|---|---|---|---|---|
| 첨부파일 | |||||
 경북대학교 전자공학부 김선민 교수 연구팀의 삼진법 회로 설계 연구 성과가 영국 왕립화학회(RSC)에서 발간하는 국제 저명 학술지인 "Nanoscale Advances" (IF 4.6) 2025년 4월호 게재되었다. 해당 논문은 포항공과대학교 연구팀과 공동 연구로 논문 제목은 “An Area and Power Efficient Ternary Serial Adder Using Phase Composite ZnO Stack Channel FETs”이다. 본 논문은 삼진법 stack channel field-effect transistors (SCFETs)을 이용한 삼진법 덧셈기, 삼진법 플립플롭 설계를 제안하며, 삼진법 순차 논리회로의 동작 및 성능을 검증한다. 제안된 설계는 이진법 회로 대비 최대 61% 적은 수의 소자로 58% 많은 정보량을 처리하여 초저전력 시스템 설계의 다진법(MVL, Mult-Valued Logic) 컴퓨팅 패러다임 전환을 가속한다. 해당 논문의 상세 내용은 아래 링크를 통해 확인할 수 있다. - 논문링크: https://doi.org/10.1039/d5na00045a - 연구실 홈페이지: https://ice.knu.ac.kr |
|||||
