

AI 내장형 시스템-소프트웨어 온-칩 연구실

(AI-Embedded System-Software-on-Chip Lab)


위치: IT-1호관 724호, 전화: 053-940-8648, Contact: boltanut@knu.ac.kr <https://ai-soc.github.io/>

교수: 박대진 (책임교수)


인공지능 내장형 소프트웨어-온칩 연구실

(경북대학교 전자공학부, IT-1호관 724 (Lab), 719 (Professor Office))

AI-SoC Lab



Welcome to **AI-Embedded S²oftware-on-Chip Lab**. Our research group focuses on the following architecture to realize the accelerated intelligence in **systems-software-on-chip by dynamic partial replacement of on-chip hardware and embedded software**.



Daejin Park
(P.I., Prof. KNU)



S. M. Lee
(Prof. KNU)



S. H. Lee
(Prof. KNU)



S. H. Cho
(Ph.D. LGD)



J. H. An
(Ph.D. Samsung)



Y. H. Lee
(Ph.D. GOC)



S. H. Lee
(Ph.D. LGE)



J. S. Kwon
(Ph.D. KNU)



M. J. Kang
(Ph.D. KNU)



S. H. Hong
(Ph.D. CSCR)



H. J. Yun
(Ph.D. KNU)



S. H. Park
(Ph.D. KNU)



M. J. Kim
(M. S. KNU)



J. K. Pi
(M.S. K.C.Indu.)



B. I. Jeong
(M. S. Hanwha)



J. Y. Byeon
(M. S. LIG Nex1)




G. H. Jeon
(M. S. KNU)



H. J. Lee
(M. S. KNU)



J. H. Park
(M. S. NC&)



Y. W. Jeon
(B. S. Candidate)



J. H. Kim
(B. S. Candidate)



J. H. Lee
(B. S. Candidate)



C. H. Hwang
(B. S. Candidate)




H. S. Kim
(B. S. Candidate)

1. 연구분야

AI-S²oC 연구실은 AI 임베디드 시스템 설계와 시스템 온 칩(SoC) 개발에 중점을 두고 있으며, 특히 최적화된 온칩 AI 소프트웨어 스택 개발, AI 하드웨어 가속기 설계, 저전력 기술을 활용한 AI-임베디드 시스템 구현을 주요 연구 주제로 다룹니다. 이를 바탕으로 하드웨어 / 소프트웨어 / 인공지능 풀-스택이 시스템 온 칩에서 상호 통합된 지능형 시스템 플랫폼을 개발하는 것을 목표로 합니다.

따라서 본 연구실은 고도의 전문성을 갖춘 AI-소프트웨어-임베디드 VLSI 소프트웨어 온 칩(Software-on-Chip) 설계자를 양성하는 데 중점을 두고 있습니다. 다양한 어플리케이션에 대한 임베디드 시스템 설계 및 AI 스택이 내재된 시스템 온 칩을 실현하기 위해 다양한 교육 프로그램을 실시하고 있습니다.



AI-S²oC Lab focuses on AI embedded system design and system-on-chip (SoC) development, with particular research interests in developing optimized on-chip AI software stacks, AI hardware accelerator design, and AI-embedded system implementation using low-power technologies. Based on this, we aim to develop an intelligent system platform where hardware / software / artificial intelligence full-stack is mutually integrated on a system-on-chip.



Therefore, the lab focuses on developing highly specialized AI, software, and embedded VLSI software-on-chip designers. We conduct various training programs to realize embedded system design for various applications and system-on-chip with embedded AI stack.

2. 연구실 장점

- **산학 협업:** ETRI(전자통신연구원), ADD(국방과학연구소), 삼성전자 등과의 협력을 통해 실질적인 연구 경험을 제공합니다. 학생들은 이러한 협력 기회를 통해 실제 산업 현장에서 적용 가능한 기술을 익힐 수 있습니다.
- **재정 지원:** 연구실은 소속 학생들에게 연간 최대 6천만 원의 재정 지원을 제공하며, 연구에 집중할 수 있는 환경을 조성합니다. 이러한 지원은 학생들이 연구에만 집중하여 학문적인 성과를 이루는 데 큰 도움이 됩니다.
- **국제 학술 활동:** 연구실은 학생들에게 매년 미국, 유럽 등의 국제 학술대회에 참석할 기회를 제공하여 글로벌 연구 네트워크를 넓히고 있습니다. 연구실의 여러 연구 성과는 IEEE/ACM 같은 국제 학술대회에서 발표되며, 세계적인 저널에도 다수 게재됩니다.
- **연구 환경:** 모든 학생에게 트리플 모니터가 장착된 개인 PC, 고성능 노트북이 제공됩니다. 실험에 필요한 개발 보드 및 모든 장비와 재료는 충분히 제공됩니다. 여러 대의 공기청정기로 쾌적한 공기를 누릴 수 있으며 커피 머신, 제빙기, 토스터기를 사용하여 휴식을 취할 수 있습니다.
- **연구 장비:** SoC 회로 설계를 위한 EDA 설계 환경을 갖추고 있습니다. Intel 제온 멀티 프로세서 기반 CAD 워크스테이션, 대규모 시뮬레이션 가속을 위한 4개의 GPU(Nvidia 1080TI)를 갖춘 DELL의 고성능 컴퓨팅 플랫폼, Alveo FPGA 가속기가 탑재된 컴퓨팅 플랫폼 등을 제공합니다. 학생들은 Synopsys, Cadence, Mentor 소프트웨어의 전체 라이선스를 사용하여 SoC를 설계할 수 있습니다.

3. 연구실 참여방법

본 연구실은 팀원이 될 예비 후보자를 선발한 후 다음과 같은 기술 주제에 대해 교육합니다. 대학원생들은 이들이 연구실에서 성공적인 결과를 얻을 수 있도록, 그리고 기술 역량을 업그레이드할 수 있도록 지원합니다. 교육 과정에서 팀원이 될 수 있는 역량과 태도를 평가하여 한 명의 후보자를 팀원으로 선발할 수 있습니다. 1년에 한 명만 선발할 방침입니다.



- Edge AI Neural Network Software Stack Optimization (Smallest AI Embedded S/W)
- Embedded System Software Integration into Custom AI Processor Architecture
- AI Processor Integration (Custom RTL Design of RISC-V, ARM, or Custom-Cores)
- AI CNN Acceleration Design (Verilog RTL Design) with Reconfigurable AI S/W Stack
- Synthesis and Physical Implementation (Timing, Area, Power Optimization)
- DK, PDK Custom Optimization for Ultra Low-Power, Smallest VLSI Chip Design
- Physical Design using Auto P&R, LVS, DRC, Physical Verification
- Post-Simulation, FPGA Validation, Timing Verification, High Speed Optimization
- Embedded System Implementation (PCB Schematic, Layout Full Design)
- Embedded S/W Device Driver Integration on Custom-Design VLSI IC

모든 예비 후보자는 2개월 동안 연구 활동에 대한 평가를 받습니다. 1등 우수 학

생만 다음 단계의 교육 과정에 입학할 수 있습니다. 합격률은 10% 미만(10:1)에 불과해 경쟁이 매우 치열합니다.

4. 저널/학회/특허실적

□ 최근 5년간 실적

- ▶ 저널 83편 (SCI급 41편)
- ▶ 학회 65편
- ▶ 특허 38건

- ◆ Differential Image-based Scalable YOLOv3 Implementation for Clustered Embedded Systems, IEEE Transactions on Intelligent Transportation Systems, 2024
- ◆ Implementation of Dynamic Round Robin Scheduling on Bare-Metal Shallow Multi-OS for Lightweighted Microcontrollers, IEEE COMPSAC 2024.
- ◆ Power-Efficient CNN Accelerator Design with Bit-Separable Radix-4 Booth Multiplier, IEEE COOLChips 2024.
- ◆ Deep Learning based Human Detection using Thermal-RGB Data Fusion for Safe Automotive Guide-Driving, IEEE Percom 2024.
- ◆ Efficient Partial Weight Update Techniques for Lightweight On-Device Learning on Tiny Flash-Embedded MCUs, IEEE Embedded Systems Letters, 15(4):206-209, 2023.
- ◆ Efficient Partial Weight Update Techniques for Lightweight On-Device Learning on Tiny Flash-Embedded MCUs, IEEE/ACM EMSOFT 2023.
- ◆ Micro-Accelerator-in-the-Loop Framework for MCU Integrated Accelerator Peripheral Fast Prototyping, IEEE/ACM EMSOFT 2023.
- ◆ Searching Optimal Compiler Optimization Passes Sequence for Reducing Runtime Memory Profile using Ensemble Reinforcement Learning, IEEE/ACM EMSOFT 2023.
- ◆ RTOS-based Task-Driven Scheduling for Vehicle Independent BLDC Motor Control, IEEE IECON 2023.
- ◆ Digital-Twin Consistency Diagnosis Based on Partially Observed Timed Events in Smart Manufacturing, IEEE Transactions on Industrial Informatics, 19(4):6208-6219, 2023.

5. 연구과제

- 2022~2028 PIM 반도체 설계연구센터 (IITP, 공동연구자)
- 2022-2025 인공지능 반도체 융합전문 인력육성 센터 (IITP, 공동연구자)
- 2021-2024 바이너리 프로그램의 비체계적 시험 검증 문제 해결 (IITP, 단독 책임연구자)

- 2022-2024 엣지-서버리스 연결형 메타버스 환경에 특화된 스트리밍 기반 인공지능 마이크로서비스 실행 런타임 플랫폼 (NRF, 단독 책임연구자)
- 2022-2029 지역지능화 혁신인재 양성사업 (IITP, 공동연구자)
- 2018-2027 자율군집 소프트웨어 연구센터 (NRF, 공동연구자)
- 2023-2026 엣지용 자가지도학습 Flexible SW/HW 통합 솔루션 개발 (IITP, 공동연구자)